

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-218112

(43)Date of publication of application : 10.08.2001

(51)Int.Cl.

H04N 5/335

H01L 27/146

(21)Application number : 2000-028946

(71)Applicant : MINOLTA CO LTD

(22)Date of filing : 01.02.2000


(72)Inventor : KAKUMOTO KENICHI  
HAGIWARA YOSHIO

## (54) SOLID-STATE IMAGE PICKUP DEVICE

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a solid-state image pickup device that can pick up an object having a wide luminance range from a high luminance to a low luminance with high accuracy.

**SOLUTION:** A photocurrent (electric signal) generated from a photodiode PD onto which a light is made incident changes a gate voltage of a MOS transistor (TR) T2, a current in response to the gate voltage flows to a capacitor C via the TR T2 to change a voltage at a connection node (a). In this case, when the MOS TR T1 is operated in a sub-threshold region whose value is less than a threshold, the voltage at the connection node (a) natural- logarithmically changes with the photocurrent. Furthermore, turning off the MOS TR T1 linearly changes the voltage at the connection node (a) with respect to the photocurrent.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the  
examiner's decision of rejection or application  
converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of  
rejection][Date of requesting appeal against examiner's decision  
of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Best Available Copy

H

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-218112

(P2001-218112A)

(43)公開日 平成13年8月10日(2001.8.10)

(51)Int. Cl.<sup>7</sup>

識別記号

F I

テ-マコード(参考)

H 0 4 N 5/335

H 0 4 N 5/335

E 4M118

H 0 1 L 27/146

H 0 1 L 27/14

P 5C024

A

審査請求 未請求 請求項の数 1 2

O L

(全 1 9 頁)

(21)出願番号 特願2000-28946(P2000-28946)

(22)出願日 平成12年2月1日(2000.2.1)

(71)出願人 000006079

ミノルタ株式会社

大阪府大阪市中央区安土町二丁目3番13号

大阪国際ビル

(72)発明者 角本 兼一

大阪市中央区安土町二丁目3番13号 大阪

国際ビル ミノルタ株式会社内

(72)発明者 萩原 義雄

大阪市中央区安土町二丁目3番13号 大阪

国際ビル ミノルタ株式会社内

(74)代理人 100085501

弁理士 佐野 静夫 (外1名)


最終頁に続く

(54)【発明の名称】 固体撮像装置

(57)【要約】

【課題】本発明は、高輝度から低輝度までの幅広い被写体を高精細に撮像することのできる固体撮像装置を提供することを目的とする。

【解決手段】フォトダイオードPDに入射されることによって発生する光電流(電気信号)によって、MOSトランジスタT2のゲート電圧を変化させ、このゲート電圧に応じた電流がトランジスタT2を介してキャパシタCに流れ、接続ノードaの電圧が変遷する。このとき、MOSトランジスタT1を閾値以下のサブスレッショルド領域で動作させるとき、接続ノードaの電圧が前記光電流に対して自然対数的に変化する。又、MOSトランジスタT1をOFFにすることによって、接続ノードaの電圧が前記光電流に対して線形的に変化する。



## 【特許請求の範囲】

【請求項1】 入射した光量に応じた電気信号を発生する光電変換素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素を複数備え、

前記光電変換手段の動作状態が、前記電気信号を線形的に変換する第1状態と、自然対数的に変換する第2状態とに切り換え可能であり、

前記各画素の感度のバラツキを検出する検出手段を備えたことを特徴とする固体撮像装置。

【請求項2】 前記検出手段は、電流源と、該電流源と前記光電変換手段とを電気的に接離するスイッチとを含むことを特徴とする請求項1に記載の固体撮像装置。

【請求項3】 入射した光量に応じた電気信号を発生する光電変換素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、

前記光電変換手段が、

第2電極に直流電圧が印加された光電変換素子と、

第1電極と第2電極と制御電極とを備え、第2電極が前記光電変換素子の第1電極に接続された第1のトランジスタと、

第1電極と第2電極と制御電極とを備え、第1電極に直流電圧が印加されるとともに制御電極が前記第1のトランジスタの第2電極に接続され、第2電極から電気信号を出力する第2のトランジスタと、

一端に直流電圧が印加された電流源と、

一端が電流源の他端と接続されるとともに、他端が第1のトランジスタの第2電極と第2のトランジスタの制御電極の接続ノードに接続されたスイッチと、

から構成され、前記第1のトランジスタの制御電極に与える電圧を変化させることによって、光電変換手段の動作状態を、前記電気信号を線形的に変換する第1状態と自然対数的に変換する第2状態とに切り換え可能とし、

又、撮像動作を行うときは、前記スイッチをOFFにし、又、各画素の感度のバラツキを検出するときは、前記スイッチをONにすることを特徴とする固体撮像装置。

【請求項4】 前記スイッチをONにして、前記電流源と前記第1のトランジスタの第2電極とを接続し、このとき出力される信号を各画素の感度のバラツキを表す信号とすることを特徴とする請求項3に記載の固体撮像装置。

【請求項5】 前記光電変換手段が前記第1状態で動作するときは、画素の感度のバラツキを検出する際、前記スイッチをONにして、前記第2のトランジスタの制御電極に全画素について一定の電圧値となるリセット電圧を与え、

又、前記光電変換手段が前記第2状態で動作するときは、画素の感度のバラツキを検出する際、前記スイッチをONにして、前記第1のトランジスタを流れる電流が全画素について一定の電流値となるように、電流源に一定電流を流し、

前記光電変換手段を第1状態で動作させるときと第2状態で動作させるときのそれぞれについて、前記電流源に印加する電圧を変化させることを特徴とする請求項3又は請求項4に記載の固体撮像装置。

10 【請求項6】 前記スイッチがトランジスタであることを特徴とする請求項3～請求項5のいずれかに記載の固体撮像装置。

【請求項7】 前記各画素が、前記光電変換手段の出力信号を増幅する増幅用トランジスタを有しており、該増幅用トランジスタの出力信号を前記導出路を介して前記出力信号線へ出力することを特徴とする請求項3～請求項6のいずれかに記載の固体撮像装置。

【請求項8】 前記出力信号線に接続された負荷抵抗又は定電流源を有し、前記負荷抵抗又は定電流源の総数が全画素数より少ないことを特徴とする請求項7に記載の固体撮像装置。

20 【請求項9】 前記負荷抵抗又は定電流源は、前記出力信号線に接続された第1電極と、直流電圧に接続された第2電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタであることを特徴とする請求項8に記載の固体撮像装置。

【請求項10】 前記増幅用トランジスタがNチャネルのMOSトランジスタであり、前記増幅用トランジスタの第1電極に印加される直流電圧が、前記抵抗用トランジスタの第2電極に接続される直流電圧よりも高電位であることを特徴とする請求項9に記載の固体撮像装置。

【請求項11】 前記増幅用トランジスタがPチャネルのMOSトランジスタであり、前記増幅用トランジスタの第1電極に印加される直流電圧が、前記抵抗用トランジスタの第2電極に接続される直流電圧よりも低電位であることを特徴とする請求項9に記載の固体撮像装置。

【請求項12】 前記導出路は、全画素の中から所定のものを順次選択し、選択された画素から増幅された信号を出力信号線に導出するスイッチを含むことを特徴とする請求項3～請求項11のいずれかに記載の固体撮像装置。

40 【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は固体撮像装置に関するものであり、特に画素を二次元に配置した固体撮像装置に関する。

【0002】

【従来の技術】 フォトダイオード等の光電変換素子（感光素子）と、その光電変換素子で発生した光電荷を出力信号線へ取り出す手段とを含む画素をマトリクス状（行

列状)に配してなる二次元固体撮像装置は種々の用途に供されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す(取り出す)手段によってCCD型とMOS型に大きく分けられる。CCD型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、MOS型はフォトダイオードのpn接合容量に蓄積した電荷をMOSトランジスタを通して直接読み出すようになっていた。

【0003】ここで、従来のMOS型固体撮像装置の1画素当りの構成を図22に示し説明する。同図において、PDはフォトダイオードであり、そのカソードがMOSトランジスタT1のゲートとMOSトランジスタT2のソースに接続されている。MOSトランジスタT1のソースはMOSトランジスタT3のドレインに接続され、MOSトランジスタT3のソースは出力信号線Voutへ接続されている。またMOSトランジスタT1のドレイン及びMOSトランジスタT2のドレインには直流電圧VPDが印加され、フォトダイオードのアノードには直流電圧VPSが印加されている。

【0004】フォトダイオードPDに光が入射すると、光電荷が発生し、その電荷はMOSトランジスタT1のゲートに蓄積される。ここで、MOSトランジスタT3のゲートにパルス信号φVを与えてMOSトランジスタT3をONすると、MOSトランジスタT1のゲートの電荷に比例した電流がMOSトランジスタT1、T3を通して出力信号線へ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はMOSトランジスタT3をOFFにしてMOSトランジスタT2をONすることでMOSトランジスタT1のゲート電圧を初期化させることができる。

【0005】

【発明が解決しようとする課題】このように、従来のMOS型の固体撮像装置は各画素においてフォトダイオードで発生しMOSトランジスタのゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、そのため露光量を精密に制御しなければならず、しかも露光量を精密に制御しても暗い部分が黒くつぶれたり、明るい部分が飽和したりしていた。一方、本出願人は、入射した光量に応じた光電流を発生し

【0006】このような固体撮像装置は、広いダイナミックレンジを有しているものの、低輝度の場合の特性やS/N比などが十分でないという問題があった。又、このような固体撮像装置は、広いダイナミックレンジを有しているものの、画素毎に設けられたMOSトランジ

スタの閾値特性が異なることがあり、画素毎に感度が異なる場合がある。よって、予め輝度が一樣な明るい光(一樣光)を照射することによって得られた出力を、被写体の撮像時の各画素の出力を補正する補正データとして保持するなどの対策が必要がある。

【0007】しかしながら、操作者が外部光源を用いて各画素を照射するのは煩雑であったり、又、うまく一樣に露光できないなどの問題がある。又、一樣光の照射機構を撮像装置に設けると撮像装置の構成が煩雑になるという問題があった。

【0008】本発明はこのような点に鑑みなされたものであって、高輝度から低輝度までの幅広い被写体を高精度に撮像することのできる固体撮像装置を提供することを目的とする。又、本発明の他の目的は、同一の光電変換手段でダイナミックレンジの広い状態とダイナミックレンジの狭い状態との切換が可能な固体撮像装置を提供することにある。又、本発明の他の目的は、予め一樣光を照射することなく、被写体の撮像時における各画素の出力を補正する補正データを正確に得ることができる固体撮像装置を提供することにある。更に、本発明の他の目的は、各画素の初期状態をほぼ同一の状態とする事によって、各画素の感度のバラツキを抑制した固体撮像装置を提供することにある。

【0009】

【課題を解決するための手段】上記の目的を達成するため請求項1に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する光電変換素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素を複数備え、前記光電変換手段の動作状態が、前記電気信号を線形的に変換する第1状態と、自然対数的に変換する第2状態とに切り換え可能であり、前記各画素の感度のバラツキを検出する検出手段を備えたことを特徴とする。

【0010】このような構成の固体撮像装置によると、被写体の輝度状態や撮像時の環境に応じて光電変換手段の動作状態を切り換えることにより、適宜最適なダイナミックレンジに変更することできる。又、いずれの出力状態を選択したときも、各画素の感度バラツキが検出でき、高品位な撮像を行うことができる。検出手段としては、請求項2に記載するように、電流源と、該電流源と前記光電変換手段とを電気的に接離するスイッチとを含むものを用いることができる。

【0011】又、請求項3に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する光電変換素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、前記光電変換手段が、第2電極に直流電圧が印加された光電変換素子と、第1電極と第2電極と制御電極とを備え、第2電極が前記光電変換素子の第1電極に接続された第1の

10

20

30

40

50

トランジスタと、第1電極と第2電極と制御電極とを備え、第1電極に直流電圧が印加されるとともに制御電極が前記第1のトランジスタの第2電極に接続され、第2電極から電気信号を出力する第2のトランジスタと、一端に直流電圧が印加された電流源と、一端が電流源の他端と接続されるとともに、他端が第1のトランジスタの第2電極と第2のトランジスタの制御電極の接続ノードに接続されたスイッチと、から構成され、前記第1のトランジスタの制御電極に与える電圧を変化させることによって、光電変換手段の動作状態を、前記電気信号を線形的に変換する第1状態と自然対数的に変換する第2状態とに切り換え可能とし、又、撮像動作を行うときは、前記スイッチをOFFにし、又、各画素の感度のバラツキを検出するときは、前記スイッチをONにすることを特徴とする。

【0012】このような構成の固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、ダイナミックレンジを変更することができる。例えば、フォトダイオードで発生した光電荷をMOSトランジスタを用いて変換する場合、このMOSトランジスタを閾値以下のサブスレッショルド領域で動作させると、対数変換状態(第2状態)となり、ダイナミックレンジが大きくとれる。しかしながら、低輝度で動く被写体を撮像すると、対数変換動作では、残像が発生しやすくなる。

【0013】それは、対数変換動作では、MOSトランジスタがON状態となっていてフォトダイオードの発生する電気信号をリアルタイムで対数変換してMOSトランジスタから出力するが、MOSトランジスタのゲート側の電荷及びこのゲートに接続されたフォトダイオードの寄生容量などに蓄積された電荷が放電されず、前の情報が残るからである。これは、輝度が低い場合に特に目立つ。又、対数変換では、一般に変換出力が小さいので、S/N比(信号/ノイズ比)が悪い。

【0014】これに対して、MOSトランジスタをOFF状態にしている線形変換状態(第1状態)では、ダイナミックレンジは狭いが、光電変換手段から出力される信号は大きく得られるので、S/N比が良い。

【0015】従って、低輝度から高輝度の広い範囲にわたる被写体の撮像には、光電変換手段を第2状態(対数変換)に切り換えて使用し、低輝度の被写体や、輝度範囲の狭い被写体の撮像には、光電変換手段を第1状態(線形変換)に切り換えて使用すると良い。

【0016】一方、上記固体撮像装置は、例えば、ビデオムービーなどの撮像装置のように撮像動作とリセット動作を繰り返し行うことで、動画を撮像する場合、光電変換素子に光が入射された状態でも、電流源に接続されたスイッチをONすることにより、第1又は第2のトランジスタに与える電圧を、光電変換素子への光入射に影響されにくい状態とすることができ、各画素の感度バラツキを速やかに検出することができる。従って、被写体

の撮像時に各画素毎の出力を補正するための補正データを獲得するために、従来のように一様光を照射する必要がなくなるとともに、一様光を照射したときに得られた補正データを記録し続けておく必要もなくなる。

【0017】又、請求項4に記載の固体撮像装置のように、前記スイッチをONにして、前記電流源と前記第1のトランジスタの第2電極とを接続することによって、各画素の感度のバラツキを検出し、このとき得た信号を用いて、撮像したときの出力信号を補正する。

10 【0018】又、請求項5に記載するように、前記光電変換手段が前記第1状態で動作するときは、前記スイッチをONにして、前記第2のトランジスタの制御電極に全画素について一定の電圧値となるリセット電圧を与えることによって、各画素の感度のバラツキを検出し、又、前記光電変換手段が前記第2状態で動作するときは、前記スイッチをONにして、前記電流源によって前記第1のトランジスタを流れる電流を全画素について一定の電流値とすることによって、画素の感度のバラツキを検出する。このとき、前記光電変換手段を第1状態で動作させるときと第2状態で動作させるときのそれぞれについて、前記電流源に印加する電圧を変化させる。

【0019】又、請求項6に記載するように、前記スイッチをトランジスタとし、その制御電極に信号を与えることによって、第1のトランジスタと電流源との接続をON/OFFさせる。

【0020】更に、請求項7に記載の固体撮像装置のように、前記各画素が、前記光電変換手段の出力信号を増幅する増幅用トランジスタを有し、該増幅用トランジスタの出力信号を前記導出路を介して前記出力信号線へ出力するようになっていて、各画素からの信号が大きく安定した状態で読み出される。

【0021】更に、請求項8に記載するように、請求項7に記載の固体撮像装置において、前記出力信号線に接続されたその総数が全画素数より少ない負荷抵抗又は定電流源を有するような固体撮像装置であっても良い。この負荷抵抗又は定電流源を設けることによって、各画素から出力される電流信号を電圧信号として読み出すことができる。このような固体撮像装置において、請求項9に記載するように、前記負荷抵抗又は定電流源は、前記出力信号線に接続された第1電極と、直流電圧に接続された第2電極と、直流電圧に接続された制御電極とを有するトランジスタであっても良い。

【0022】請求項9に記載の固体撮像装置において、請求項10に記載するように、前記増幅用トランジスタをNチャネルのMOSトランジスタとすると、前記増幅用トランジスタの第1電極に印加される直流電圧を、前記負荷抵抗又は定電流源となるトランジスタの第2電極に接続される直流電圧よりも高電位とすればよい。

又、請求項11に記載するように、前記増幅用トランジスタをPチャネルのMOSトランジスタとすると、前

記増幅用トランジスタの第1電極に印加される直流電圧を、前記負荷抵抗又は定電流源となるトランジスタの第2電極に接続される直流電圧よりも低電位とすればよい。

【0023】更に、請求項3～請求項11のいずれかに記載の固体撮像装置において、請求項12に記載するように、前記導出路に、全画素の中から所定のものを順次選択し、選択された画素から増幅された信号を出力信号線に導出するスイッチを設けることによって、各画素から前記出力信号線に出力される信号を順次読み出してシリアルデータとして出力することができる。

【0024】本発明の固体撮像装置は、(1)画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、第1電極と第2電極とゲート電極とを備え、前記フォトダイオードから出力される電気信号が第2電極に入力される第1MOSトランジスタと、該第1MOSトランジスタの第2電極にゲート電極が接続された第2MOSトランジスタと、一端に直流電圧が印加された電流源と、該電流源の一端と、前記第1MOSトランジスタの第2電極と前記第2MOSトランジスタのゲート電極との間に接続されたスイッチと、を有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第2MOSトランジスタの第2電極から出力させるときは、前記第1MOSトランジスタを閾値以下のサブスレッショルド領域で動作させて、電気信号を出力した後、前記スイッチをONにして、前記電流源によって、前記第1MOSトランジスタに一定電流を流すことによって、第1MOSトランジスタの閾値電圧による画素の感度のバラツキを検出し、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第2MOSトランジスタの第2電極から出力させるときは、前記第1MOSトランジスタのゲート電極に入力する電圧のレベルを切り換えて前記第1MOSトランジスタを非導通状態とするとともに、電気信号を出力した後、前記スイッチをONにして、前記電流源に印加される電圧を前記第2MOSトランジスタのゲート電極に与えてリセットすることを特徴とする。

【0025】このような固体撮像装置において、(2)前記スイッチをトランジスタとし、その制御電極に信号を与えることによって、第1MOSトランジスタと電流源との接続をON/OFFさせたり、又、(3)前記スイッチを、第1電極が前記第1MOSトランジスタの第2電極と前記第2MOSトランジスタのゲート電極との接続ノードに接続され、前記第2電極が前記電流源に接続されたMOSトランジスタとし、その制御電極に信号を与えることによって、前記第1MOSトランジスタの第2電極と前記第2MOSトランジスタの制御電極との接続ノードと前記電流源との接続をON/OFFさせる。

【0026】(1)～(3)のいずれかに記載の固体撮像装置において、(4)前記画素が、第1電極が直流電圧に接続され、ゲート電極が前記第2MOSトランジスタの第2電極に接続されるとともに、前記第2MOSトランジスタの第2電極から出力される出力信号を増幅する第3MOSトランジスタを有する構成としても良い。このような構成の固体撮像装置において、(5)前記画素に、第1電極が前記第3MOSトランジスタの第2電極に接続され、第2電極が出力信号線に接続され、ゲート電極が行選択線に接続された第4MOSトランジスタを設けて、この第4MOSトランジスタを行選択用のスイッチとすることができる。

【0027】(4)又は(5)の固体撮像装置において、(6)前記画素に、前記第2MOSトランジスタの第2電極に一端が接続され他端が前記第1MOSトランジスタの第2電極が接続される信号線に接続されるとともに、前記第2MOSトランジスタの第1電極にリセット電圧が与えられたときに前記第2MOSトランジスタを介してリセットされるキャパシタを設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収され除去される。更に、前記第2MOSトランジスタの第1電極にリセット電圧を与えることによって、前記第2MOSトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。

【0028】このような構成の固体撮像装置において、(7)前記第2MOSトランジスタが前記第1MOSトランジスタと逆の極性のMOSトランジスタとしても構わない。

【0029】又、(8)前記画素において、前記第2MOSトランジスタの第1電極が直流電圧に接続されるとともに、前記第2MOSトランジスタの第2電極に第1電極が接続され第2電極に直流電圧が接続された第5MOSトランジスタと、前記第2MOSトランジスタの第2電極に一端が接続され他端が前記第1MOSトランジスタの第2電極が接続される信号線に接続されるとともに、前記第5MOSトランジスタのゲート電極にリセット電圧が与えられたときに前記第5MOSトランジスタを介してリセットされるキャパシタと、を設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収され除去される。更に、前記第5MOSトランジスタのゲート電極にリセット電圧を与えることによって、前記第5MOSトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。

【0030】このような構成の固体撮像装置において、(9)前記第2及び第5MOSトランジスタを前記第1MOSトランジスタと逆の極性のMOSトランジスタと

10

20

30

40

50

しても構わない。

【0031】(1)～(9)のいずれかに記載の固体撮像装置において、前記画素に対し前記出力信号線を介して接続された負荷抵抗又は定電流源を成すMOSトランジスタを備えていることを特徴とする。

【0032】

【発明の実施の形態】<画素構成の例>図1は本発明の実施形態である二次元のMOS型固体撮像装置の一部の構成を概略的に示している。同図において、G11～Gmnは行列配置(マトリクス配置)された画素を示している。2は垂直走査回路であり、行(ライン)4-1、4-2、・・・、4-nを順次走査していく。3は水平走査回路であり、画素から出力信号線6-1、6-2、・・・、6-mに導出された光電変換信号を画素ごとに水平方向に順次読み出す。5は電源ラインである。又、定電流源9-1、9-2、・・・、9-mが列毎にそれぞれ、電流供給線8-1、8-2、・・・、8-mを介して、画素G11～G1n、G21～G2n、・・・、Gm1～Gmnに電流を供給する。直流電圧VPSが供給されるライン7-1、7-2、・・・、7-nが行毎にそれぞれ、画素G11～Gm1、G12～Gm2、・・・、G1n～Gmnに接続される。各画素に対し、上記ライン4-1、4-2、・・・、4-n及びライン7-1、7-2、・・・、7-nや出力信号線6-1、6-2、・・・、6-m、電流供給線8-1、8-2、・・・、8-m、電源ライン5だけでなく、他のライン(例えば、クロックラインやバイアス供給ライン等)も接続されるが、図1ではこれらについて省略する。

【0033】出力信号線6-1、6-2、・・・、6-mごとにNチャネルのMOSトランジスタQ1、Q2が図示の如く1組ずつ設けられている。出力信号線6-1を例にとって説明すると、MOSトランジスタQ1のゲートは直流電圧線11に接続され、ドレインは出力信号線6-1に接続され、ソースは直流電圧VPS'のライン12に接続されている。一方、MOSトランジスタQ2のドレインは出力信号線6-1に接続され、ソースは最終的な信号線10に接続され、ゲートは水平走査回路3に接続されている。

【0034】画素G11～Gmnには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するNチャネルのMOSトランジスタTaが設けられている。MOSトランジスタTaと上記MOSトランジスタQ1との接続関係は図2(a)のようになる。このMOSトランジスタTaは、第1～第3の実施形態では、第5MOSトランジスタT5に、第4の実施形態では、第2MOSトランジスタT2に相当する。ここで、MOSトランジスタQ1のソースに接続される直流電圧VPS'と、MOSトランジスタTaのドレインに接続される直流電圧VPD'との関係はVPD' > VPS'であり、直流電圧VPS'は例えばグランド電圧(接地)である。この回

路構成は上段のMOSトランジスタTaのゲートに信号が入力され、下段のMOSトランジスタQ1のゲートには直流電圧DCが常時印加される。このため下段のMOSトランジスタQ1は抵抗又は定電流源と等価であり、図2(a)の回路はソースフォロワ型の増幅回路となっている。この場合、MOSトランジスタTaから増幅出力されるのは電流であると考えてよい。

【0035】MOSトランジスタQ2は水平走査回路3によって制御され、スイッチ素子として動作する。尚、後述するように図3以降の各実施形態の画素内にはスイッチ用のNチャネルの第4MOSトランジスタT4も設けられている。このMOSトランジスタT4も含めて表わすと、図2(a)の回路は正確には図2(b)のようになる。即ち、MOSトランジスタT4がMOSトランジスタQ1とMOSトランジスタTaとの間に挿入されている。ここで、MOSトランジスタT4は行の選択を行うものであり、MOSトランジスタQ2は列の選択を行うものである。尚、図1および図2に示す構成は以下に説明する第1の実施形態～第4の実施形態に共通の構成である。

【0036】図2のように構成することにより信号のゲインを大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路(図示せず)での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するMOSトランジスタQ1を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線6-1、6-2、・・・、6-mごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。

【0037】<第1の実施形態>図1に示した画素構成の第1例の各画素に適用される第1の実施形態について、図面を参照して説明する。図3は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。

【0038】図3において、pnフォトダイオードPDが感光部(光電変換部)を形成している。そのフォトダイオードPDのカソードは第1MOSトランジスタT1のソースと第2MOSトランジスタT2のゲートに接続されている。そして、MOSトランジスタT2のソースに第3MOSトランジスタT3のドレインと第5MOSトランジスタT5のゲートが接続されている。このMOSトランジスタT5のソースに第4MOSトランジスタT4のドレインが接続され、MOSトランジスタT4のソースは出力信号線6(この出力信号線6は図1の6-1、6-2、・・・、6-mに対応する)へ接続されている。尚、MOSトランジスタT1～T5は、NチャネルのMOSトランジスタでバックゲートが接地されてい

る。

【0039】又、フォトダイオードPDのアノードには直流電圧VPSが印加されるようになっている。一方、MOSトランジスタT1のドレインには直流電圧VPDが印加され、そして、ゲートに信号φVPGが印加される。MOSトランジスタT2のソースには他端に直流電圧VPSが印加されるキャパシタCの一端が接続され、この接続ノードをaとする。MOSトランジスタT2のドレインには直流電圧VPDが印加される。又、MOSトランジスタT4のゲートには信号φVが入力される。更に、MOSトランジスタT3のソースに直流電圧VRBが印加されるとともに、そのゲートに信号φVRSが与えられる。MOSトランジスタT5のドレインに直流電圧VDが印加される。そして、MOSトランジスタT1のソースとフォトダイオードPDのカソードとの接続ノードbと定電流源9（この定電流源9は図1の9-1、9-2、・・・、9-mに対応する）との間に、スイッチSWが設けられる。又、定電流源9には、信号φVSSが印加される。

【0040】この実施形態において、信号φVPGの電圧値を切り換えてMOSトランジスタT1をON/OFFすることにより、単一の画素において出力信号線6に導出される出力信号をフォトダイオードPDが入射光に応じて出力する電気信号（以下、「光電流」という。）に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。以下、これらの各場合について説明する。

【0041】尚、MOSトランジスタT1をサブスレッショルド領域で動作させるための信号φVPGの電圧を第1電圧、MOSトランジスタT1をOFFにするための信号φVPGの電圧を第2電圧とする。又、定電流源9に印加する信号φVSSについては、画素バラツキを検出する際にMOSトランジスタT1に電流を流すための信号φVSSの電圧を第3電圧、リセットする際にMOSトランジスタT2のゲート電圧を引き上げるための信号φVSSの電圧を第4電圧とする。

【0042】（1） 光電流を自然対数的に変換して出力する場合。

このとき、信号φVSSの電圧は、第3電圧に設定されている。

#### （1-a）撮像動作

まず、信号φVPGを第1電圧として、MOSトランジスタT1をサブスレッショルド領域で動作させるとともに、スイッチSWをOFFにして、定電流源9がMOSトランジスタT1のソースとフォトダイオードPDのカソードとの接続ノードbに接続されていない状態にする。このとき、フォトダイオードPDに光が入射すると光電流が発生し、MOSトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がMOSトランジスタT1のソース及びMOSトラン

ジスタT2のゲートに発生する。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT1のソースに流れ込むため、強い光が入射されるほどMOSトランジスタT1のソース電圧が低くなる。

【0043】このようにして光電流に対して自然対数的に変化した電圧がMOSトランジスタT2のゲートに現れると、まず、MOSトランジスタT3のゲートにハイレベルの信号φVRSを与えてMOSトランジスタT3をONにして、キャパシタC及び接続ノードaの電圧をリセットする。このとき、接続ノードaの電圧をMOSトランジスタT2が動作できるようにMOSトランジスタT2のゲート電圧により決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φVRSをローレベルにしてMOSトランジスタT3をOFFにした後、信号φVをハイレベルにしてMOSトランジスタT4をONにする。

【0044】接続ノードaの電圧がMOSトランジスタT3によってリセットされることで、MOSトランジスタT2が動作を行い、MOSトランジスタT2のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がMOSトランジスタT5のゲートに与えられる。よって、MOSトランジスタT5のゲート電圧が入射光量を対数変換した値に比例した値となるため、MOSトランジスタT4をONにしたとき、前記光電流を自然対数的に変換した値となる電流が、MOSトランジスタT4、T5を介して出力信号線6に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、MOSトランジスタT4をOFFにする。

#### 【0045】（1-b）感度のバラツキ検出

各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図4に示す。上記のように、パルス信号φVRSがMOSトランジスタT3のゲートに与えられて接続ノードaの電圧がリセットされた後、パルス信号φVがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、スイッチSWをONにして、接続ノードbに定電流源9を接続させる。尚、上述したように、MOSトランジスタT1から定電流源9へ大電流が流れるように、信号φVSSが第3電圧に設定されている。この場合、MOSトランジスタT1から定電流源9へ大電流が流れるように、例えば、第3電圧は直流電圧VPSより低い電圧とすることができる。

【0046】このとき、定電流源9を、フォトダイオードPDで発生する光電流に比べて、十分大きい電流が流れるため、MOSトランジスタT1を流れる電流は、定電流源9を流れる電流に略等しいものとしてすることができる。よって、このとき接続ノードbに表れる電圧が、定電流源9を流れる電流によって決定されるとともに、各画素のMOSトランジスタT1の閾値のバラツキに応じた電圧となる。そして、MOSトランジスタT3のゲー



トにパルス信号φVRSを与えて、接続ノードaの電圧をリセットする。その後、MOSトランジスタT4のゲートにパルス信号φVを与えてMOSトランジスタT5で増幅された出力信号を読み出す。

【0047】このとき、読み出された出力信号は、定電流源9によって擬似的に作られた強い光が入射された状態における出力信号で、各画素に同じ電流量の電流がMOSトランジスタT1に流れるため、感度のバラツキを表す信号となる。そして、この感度のバラツキの検出動作が終わると、最後に、次の撮像動作が行えるように、スイッチSWをOFFにする。このように感度のバラツキ検出によって得た信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。

【0048】更にいえば、上記のように、画素毎に、各MOSトランジスタを動作させることによって、MOSトランジスタT1のゲート電圧をリセットしたときの信号を出力信号線6に出力すると、このリセット時の信号がシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の信号を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素毎のバラツキを取り除くことができる。

【0049】(2) 光電流を線形的に変換して出力する場合。

このとき、信号φVPGを常に第2電圧にして、MOSトランジスタT1を常にOFFの状態にすることにより、MOSトランジスタT2が信号増幅用のトランジスタとして働く構成となる。又、信号φVSSの電圧は、第4電圧に設定されている。

【0050】(2-a) 撮像動作

まず、スイッチSWをOFFにして、定電流源9がMOSトランジスタT2のゲートとフォトダイオードPDのカソードとの接続ノードbに接続されていない状態にする。このとき、フォトダイオードPDに光電流が流れることによって、MOSトランジスタT2のゲート電圧が変化する。即ち、フォトダイオードPDより負の光電荷がMOSトランジスタT2のゲートに与えられ、MOSトランジスタT2のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT2のゲートに流れ込むため、強い光が入射されるほどMOSトランジスタT2のゲート電圧が低くなる。

【0051】このようにして光電流に対して線形的に変化した電圧がMOSトランジスタT2のゲートに現れると、まず、MOSトランジスタT3のゲートにハイレベルの信号φVRSを与えてMOSトランジスタT3をONにして、キャパシタC及び接続ノードaの電圧をリセッ

トする。このとき、接続ノードaの電圧をMOSトランジスタT2が動作できるようにMOSトランジスタT2のゲート電圧で決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φVRSをローレベルにしてMOSトランジスタT3をOFFにした後、信号φVをハイレベルにしてMOSトランジスタT4をONにする。

【0052】接続ノードaの電圧がMOSトランジスタT3によってリセットされることで、MOSトランジスタT2が動作を行い、MOSトランジスタT2のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がMOSトランジスタT5のゲートに与えられる。よって、MOSトランジスタT5のゲート電圧が入射光量を積分した値に比例した値となるため、MOSトランジスタT4をONにしたとき、前記光電流を線形的に変換した値となる電流が、MOSトランジスタT4、T5を介して出力信号線6に導出される。このようにして入射光量の値に比例した信号（出力電流）を読み出すと、MOSトランジスタT4をOFFにする。

【0053】(2-b) リセット動作

各画素のリセット動作を行うときの、各信号のタイミングチャートを図5に示す。上記のように、パルス信号φVRSがMOSトランジスタT3のゲートに与えられて接続ノードaの電圧がリセットされた後、パルス信号φVがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、スイッチSWをONにして、接続ノードbに定電流源9を接続させる。このようにスイッチSWがONになると、定電流源9とスイッチSWを介してMOSトランジスタT2のゲートに信号φVSSが与えられて、MOSトランジスタT2のゲート電圧がリセットされる。尚、このとき、上述したように、MOSトランジスタT2のゲート電圧を高い電圧にリセットするために、信号φVSSは、直流電圧VPSより高い第4電圧に設定される。

【0054】次に、MOSトランジスタT3のゲートにパルス信号φVRSを与えて、接続ノードaの電圧をリセットした後、MOSトランジスタT4のゲートにパルス信号φVを与えて出力信号を読み出す。このとき、出力信号は、MOSトランジスタT2のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。

【0055】このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。尚、対数変換動作又は線形変換動作に画素の出力変換動作を切り換える際、まず、信号φVSSの電圧値を、それぞれ、第3電圧、第4電圧に切り換え、そして、それぞれの変換動作

を行うときの上述したバラツキ検出動作を行うことによって、各画素をリセットした後に、上記のような撮像動作を行う。

【0056】尚、本実施形態の画素で用いたスイッチSWに、MOSトランジスタを用いた構成を図6に示す。即ち、スイッチSWの代用となる第6MOSトランジスタT6が設けられ、このMOSトランジスタT6のドレインが接続ノードbに、ソースが定電流源9に、それぞれ、接続され、MOSトランジスタT6のゲートに信号φSが入力される。そして、撮像動作を行う際、MOSトランジスタT6をOFFにするように、そのゲートにローレベルの信号φSが与えられ、又、バラツキ検出動作やリセット動作を行う際、MOSトランジスタT6をONにするように、そのゲートにハイレベルの信号φSが与えられる。

【0057】＜第2の実施形態＞第2の実施形態について、図面を参照して説明する。図7は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図6に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0058】図7に示すように、本実施形態では、MOSトランジスタT2のドレインに信号φVPDを与えることによってキャパシタC及び接続ノードaの電位を初期化するようにし、それによってMOSトランジスタT3を削除した構成となっている。その他の構成は第1の実施形態（図6）と同一である。尚、信号φVPDのハイレベル期間では、キャパシタCで積分が行なわれ、ローレベル期間では、キャパシタCの電荷がMOSトランジスタT2を通して放電され、キャパシタCの電圧及びMOSトランジスタT5のゲートは略信号φVPDのローレベル電圧になる（リセット）。本実施形態では、MOSトランジスタT3を省略できる分、構成がシンプルになる。

【0059】このとき、第1の実施形態と同様に、MOSトランジスタT1をサブスレッショルド領域で動作させるための信号φVPGの電圧を第1電圧、MOSトランジスタT1をOFFにするための信号φVPGの電圧を第2電圧とする。又、定電流源9に印加する信号φVSSについては、画素バラツキを検出する際にMOSトランジスタT1に電流を流すための信号φVSSの電圧を第3電圧、リセットする際にMOSトランジスタT2のゲート電圧を引き上げるための信号φVSSの電圧を第4電圧とする。

【0060】（1） 光電流を自然対数的に変換して出力する場合。

このとき、信号φVSSの電圧は、第3電圧に設定されている。

（1-a）撮像動作

信号φVPGを第1電圧として、MOSトランジスタT1

をサブスレッショルド領域で動作させるとともに、MOSトランジスタT6のゲートに与えられる信号φSをローレベルにし、MOSトランジスタT6をOFFの状態にする。このとき、フォトダイオードPDに光が入射すると光電流が発生し、MOSトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がMOSトランジスタT1のソース及びMOSトランジスタT2のゲートに発生する。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT1のソースに流れ込むため、強い光が入射されるほどMOSトランジスタT1のソース電圧が低くなる。

【0061】このようにして光電流に対して自然対数的に変化した電圧がMOSトランジスタT2のゲートに現れると、まず、信号φVPDをローレベル（信号φVPSよりも低い電圧）にして、キャパシタCの電荷がMOSトランジスタT2を通して信号φVPDの信号線路へ放電されることによって、キャパシタC及び接続ノードaの電圧をリセットする。このとき、接続ノードaの電圧をMOSトランジスタT2が動作できるようにMOSトランジスタT2のゲート電圧により決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φVPDをハイレベル（例えば、直流電圧VPDと略等しい電圧）にした後、信号φVをハイレベルにしてMOSトランジスタT4をONにする。

【0062】このとき、接続ノードaの電圧が信号φVPDによってリセットされることで、MOSトランジスタT2が動作を行い、MOSトランジスタT2のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がMOSトランジスタT5のゲートに与えられる。よって、MOSトランジスタT5のゲート電圧が入射光量を対数変換した値に比例した値となるため、MOSトランジスタT4をONにしたとき、前記光電流を自然対数的に変換した値となる電流が、MOSトランジスタT4、T5を介して出力信号線6に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、MOSトランジスタT4をOFFにする。

【0063】（1-b）感度のバラツキ検出

各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図8に示す。上記のように、パルス信号φVPDがMOSトランジスタT2のドレインに与えられて接続ノードaの電圧がリセットされた後、パルス信号φVがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、信号φSをハイレベルにして、MOSトランジスタT6をONにすることによって、接続ノードbに定電流源9を接続させる。尚、上述したように、MOSトランジスタT1から定電流源9へ大電流が流れるように、信号φVSSが第3電圧に設定されている。

【0064】このとき、第1の実施形態と同様に、定電

流源9を流れる電流に略等しい電流が、MOSトランジスタT1を流れる。よって、このとき接続ノードbに表れる電圧が、定電流源9を流れる電流によって決定されるとともに、各画素のMOSトランジスタT1の閾値のバラツキに応じた電圧となる。そして、MOSトランジスタT2のドレインにパルス信号φVPDを与えて、接続ノードaの電圧をリセットする。その後、MOSトランジスタT4のゲートにパルス信号φVを与えてMOSトランジスタT5で増幅された出力信号を読み出す。

【0065】このとき、読み出された出力信号は、MOSトランジスタT1の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、次の撮像動作が行えるように、信号φSをローレベルにしてMOSトランジスタT6をOFFにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。

【0066】(2) 光電流を線形的に変換して出力する場合。

このとき、第1の実施形態と同様に、信号φVPGを常に第2電圧にして、MOSトランジスタT1を常にOFFの状態にすることにより、MOSトランジスタT2が信号増幅用のトランジスタとして働く構成となる。又、信号φVSSの電圧は、第4電圧に設定されている。

【0067】(2-a) 撮像動作

まず、第1の実施形態と同様に、信号φSをローレベルにして、MOSトランジスタT6をOFFの状態にすることにより、定電流源9がMOSトランジスタT2のゲートとフォトダイオードPDのカソードとの接続ノードbに接続されていない状態にする。このとき、フォトダイオードPDに光電流が流れることによって、MOSトランジスタT2のゲート電圧が変化する。即ち、フォトダイオードPDより負の光電荷がMOSトランジスタT2のゲートに与えられ、MOSトランジスタT2のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT2のゲートに流れ込むため、強い光が入射されるほどMOSトランジスタT2のゲート電圧が低くなる。

【0068】このようにして光電流に対して線形的に変化した電圧がMOSトランジスタT2のゲートに現れると、まず、MOSトランジスタT2のドレインにローレベルの信号φVPDを与えて、MOSトランジスタT2を介して信号φVPDの線路に放電することによって、キャパシタC及び接続ノードaの電圧をリセットする。次に、信号φVPDをハイレベルにした後、信号φVをハイレベルにしてMOSトランジスタT4をONにする。

【0069】そして、接続ノードaがリセットされてMOSトランジスタT2のゲート電圧により決定される表面ポテンシャルより低い電圧になっているので、MOSトランジスタT2が動作を行い、MOSトランジスタT2のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がMOSトランジスタT5のゲートに与えられる。よって、MOSトランジスタT5のゲート電圧が入射光量を積分した値に比例した値となるため、MOSトランジスタT4をONにしたとき、前記光電流を線形的に変換した値となる電流が、MOSトランジスタT4、T5を介して出力信号線6に導出される。このようにして入射光量の値に比例した信号を読み出すと、MOSトランジスタT4をOFFにする。

【0070】(2-b) リセット動作

各画素のリセット動作を行うときの、各信号のタイミングチャートを図9に示す。上記のように、パルス信号φVPDがMOSトランジスタT2のドレインに与えられて接続ノードaの電圧がリセットされた後、パルス信号φVがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、信号φSをハイレベルにして、MOSトランジスタT6をONにする。このようにMOSトランジスタT6がONになると、第1の実施形態と同様に、MOSトランジスタT2のゲートに第4電圧が与えられ、MOSトランジスタT2のゲート電圧がリセットされる。そして、このようにMOSトランジスタT2のゲート電圧がリセットされると、信号φSをローレベルにして、MOSトランジスタT6をOFFにする。

【0071】次に、MOSトランジスタT2のドレインにパルス信号φVPDを与えて、接続ノードaの電圧をリセットした後、MOSトランジスタT4のゲートにパルス信号φVを与えて出力信号を読み出す。このとき、出力信号は、MOSトランジスタT2のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。

【0072】このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。

【0073】<第3の実施形態>第3の実施形態について、図面を参照して説明する。図10は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図6に示す画素と同様の目的で 사용되는素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0074】図10に示すように、本実施形態では、第1の実施形態(図6)の画素におけるMOSトランジスタT2、T3をPチャネルのMOSトランジスタとし、

MOSトランジスタT2のドレインに直流電圧VPSが印加されるとともに、このMOSトランジスタT2のソースに一端が接続されたキャパシタCの他端に直流電圧VPDが印加される。又、MOSトランジスタT3のドレインに直流電圧VRBが印加され、そのソースにMOSトランジスタT5のゲートが接続される。その他の構成については、図6の画素の構成と同様である。尚、MOSトランジスタT3のソースに印加される直流電圧VRBは、VPSよりも高い電圧である。

【0075】このとき、第1の実施形態と同様に、MOSトランジスタT1をサブスレッショルド領域で動作させるための信号φVPGの電圧を第1電圧、MOSトランジスタT1をOFFにするための信号φVPGの電圧を第2電圧とする。又、定電流源9に印加する信号φVSSについては、画素バラツキを検出する際にMOSトランジスタT1に電流を流すための信号φVSSの電圧を第3電圧、リセットする際にMOSトランジスタT2のゲート電圧を引き上げるための信号φVSSの電圧を第4電圧とする。

【0076】(1) 光電流を自然対数的に変換して出力する場合。

このとき、信号φVSSの電圧は、第3電圧に設定されている。そして、信号φVPGを第1電圧として、MOSトランジスタT1をサブスレッショルド領域で動作させるとともに、MOSトランジスタT6のゲートに与えられる信号φSをローレベルにし、MOSトランジスタT6をOFFの状態にする。

【0077】(1-a) 感度のバラツキ検出

各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図11に示す。パルス信号φVがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、第1の実施形態(図6)と同様に、まず、信号φSをハイレベルにして、MOSトランジスタT6をONにすることによって、接続ノードbに定電流源9を接続させる。尚、上述したように、MOSトランジスタT1から定電流源9へ大電流が流れるように、信号φVSSが第3電圧に設定されている。

【0078】このとき、第1の実施形態と同様に、定電流源9を流れる電流に略等しい電流が、MOSトランジスタT1を流れる。よって、このとき接続ノードbに表れる電圧が、定電流源9を流れる電流によって決定されるとともに、各画素のMOSトランジスタT1の閾値のバラツキに応じた電圧となる。そして、MOSトランジスタT3のゲートにパルス信号φVRSを与えて、接続ノードaの電圧をリセットする。その後、MOSトランジスタT4のゲートにパルス信号φVを与えてMOSトランジスタT5で増幅された出力信号を読み出す。尚、MOSトランジスタT3のゲートに与えるパルス信号φVRSは、ローレベルのパルス信号である。

【0079】このとき、読み出された出力信号は、MO

SトランジスタT1の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、次の撮像動作が行えるように、信号φSをローレベルにしてMOSトランジスタT6をOFFにした後、MOSトランジスタT3のゲートにパルス信号φVRSを与えて接続ノードaの電圧をリセットする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。

【0080】(1-b) 撮像動作

リセット動作で説明したように、MOSトランジスタT3のゲートにパルス信号φVRSを与えて接続ノードaの電圧及びキャパシタCがリセットされたときから撮像動作が開始される。このとき、フォトダイオードPDに光が入射すると光電流が発生し、MOSトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がMOSトランジスタT1のソース及びMOSトランジスタT2のゲートに発生する。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT1のソースに流れ込むため、強い光が入射されるほどMOSトランジスタT1のソース電圧が低くなる。

【0081】このようにして光電流に対して自然対数的に変化した電圧がMOSトランジスタT2のゲートに現れると、接続ノードaがリセットされてMOSトランジスタT2のゲート電圧により決定される表面ポテンシャルより高い電圧になっているので、キャパシタCから正の電荷がMOSトランジスタT2を介して流れる。このとき、MOSトランジスタT2のゲート電圧によって、キャパシタCから流れる正の電荷量が決定される。即ち、強い光が入射されてMOSトランジスタT1のソース電圧が低くなるときほど、キャパシタCから流れる正の電荷量が多い。

【0082】このようにしてキャパシタCから正の電荷が流れ、接続ノードaの電圧が入射光量の積分値を対数変換した値に比例した値となる。そして、パルス信号φVを与えてMOSトランジスタT4をONにしたとき、前記光電流の積分値を自然対数的に変換した値となる電流が、MOSトランジスタT4、T5を介して出力信号線6に導出される。このようにして入射光量の対数値に比例した信号(出力電流)を読み出すと、MOSトランジスタT4をOFFにする。

【0083】(2) 光電流を線形的に変換して出力する場合。

このとき、第1の実施形態と同様に、信号φVPGを常に第2電圧にして、MOSトランジスタT1を常にOFFの状態にすることにより、MOSトランジスタT2が信

10

20

30

40

50

号増幅用のトランジスタとして働く構成となる。又、信号 $\phi$ VSSの電圧は、第4電圧に設定されている。そして、まず、第1の実施形態と同様に、信号 $\phi$ Sをローレベルにして、MOSトランジスタT6をOFFの状態にすることにより、定電流源9がMOSトランジスタT2のゲートとフォトダイオードPDのカソードとの接続ノードbに接続されていない状態にする。

#### 【0084】(2-a) リセット動作

各画素のリセットを行うときの、各信号のタイミングチャートを図12に示す。パルス信号 $\phi$ VがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、信号 $\phi$ Sをハイレベルにして、MOSトランジスタT6をONにする。このようにMOSトランジスタT6がONになると、第1の実施形態と同様に、MOSトランジスタT2のゲートに第4電圧が与えられ、MOSトランジスタT2のゲート電圧がリセットされる。そして、このようにMOSトランジスタT2のゲート電圧がリセットされると、信号 $\phi$ Sをローレベルにして、MOSトランジスタT6をOFFにする。

【0085】次に、MOSトランジスタT3のゲートにパルス信号 $\phi$ VRSを与えて、接続ノードaの電圧をリセットした後、MOSトランジスタT4のゲートにパルス信号 $\phi$ Vを与えて出力信号を読み出す。このとき、出力信号は、MOSトランジスタT2のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、もう一度MOSトランジスタT3のゲートにパルス信号 $\phi$ VRSを与えて、接続ノードaの電圧をリセットした後、撮像動作が行われる。尚、パルス信号 $\phi$ VRSは、ローレベルのパルス信号である。

【0086】このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。

#### 【0087】(2-b) 撮像動作

リセット動作で説明したように、MOSトランジスタT3のゲートにパルス信号 $\phi$ VRSを与えて接続ノードaの電圧及びキャパシタCがリセットされたときから撮像動作が開始される。このとき、フォトダイオードPDに光電流が流れることによって、MOSトランジスタT2のゲート電圧が変化する。即ち、フォトダイオードPDより負の光電荷がMOSトランジスタT2のゲートに与えられ、MOSトランジスタT2のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT2のゲートに流れ込むため、強い光が入射されるほどMOSトランジスタT2のゲート電圧が低くなる。

【0088】このようにして光電流に対して線形的に変

化した電圧がMOSトランジスタT2のゲートに現れると、接続ノードaがリセットされてMOSトランジスタT2のゲート電圧により決定される表面ポテンシャルより高い電圧になっているので、キャパシタCから正の電荷がMOSトランジスタT2を介して流れる。このとき、MOSトランジスタT2のゲート電圧によって、キャパシタCから流れる正の電荷量が決定される。即ち、強い光が入射されてMOSトランジスタT2のゲート電圧が低くなるほど、キャパシタCから流れる正の電荷量が多い。

【0089】このように、キャパシタCから正の電荷が流れ、接続ノードaの電圧が入射光量の積分値に比例した値となる。そして、パルス信号 $\phi$ Vを与えてMOSトランジスタT4をONにしたとき、前記光電流の積分値を線形的に変換した値となる電流が、MOSトランジスタT4、T5を介して出力信号線6に導出される。このようにして入射光量の積分値に比例した信号（出力電流）を読み出すと、MOSトランジスタT4をOFFにする。

【0090】尚、第2の実施形態（図7）のように、MOSトランジスタT2のドレインにパルス信号（例えば、 $\phi$ VPS）を与えるような構造にして、この信号 $\phi$ VPSによって、MOSトランジスタT2より接続ノードaの電圧をリセットできるようにすることで、図10の構成の画素からMOSトランジスタT3を省略した構成にしても構わない。尚、この場合は、MOSトランジスタT2のドレインに与えるパルス信号 $\phi$ VPSをフォトダイオードPDのアノードに印加する直流電圧VPSとは異なる電源線から供給するようにする。

【0091】＜第4の実施形態＞第4の実施形態について、図面を参照して説明する。図13は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図6に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。

【0092】図13に示すように、本実施形態では、MOSトランジスタT2のドレインに直流電圧VPDが印加されるとともに、キャパシタC及びMOSトランジスタT3、T5を削除した構成となっている。その他の構成は、第1の実施形態（図6）と同一である。

【0093】このとき、第1の実施形態と同様に、MOSトランジスタT1をサブスレッショルド領域で動作させるための信号 $\phi$ VPGの電圧を第1電圧、MOSトランジスタT1をOFFにするための信号 $\phi$ VPGの電圧を第2電圧とする。又、定電流源9に印加する信号 $\phi$ VSSについては、画素バラツキを検出する際にMOSトランジスタT1に電流を流すための信号 $\phi$ VSSの電圧を第3電圧、リセットする際にMOSトランジスタT2のゲート電圧を引き上げるための信号 $\phi$ VSSの電圧を第4電圧とする。

10

20

30

40

50

【0094】(1) 光電流を自然対数的に変換して出力する場合。

このとき、信号 $\phi$ VSSの電圧は、第3電圧に設定されている。

#### (1-a) 撮像動作

信号 $\phi$ VPDを第1電圧として、MOSトランジスタT1をサブスレッショルド領域で動作させるとともに、MOSトランジスタT6のゲートに与えられる信号 $\phi$ Sをローレベルにし、MOSトランジスタT6をOFFの状態にする。このとき、フォトダイオードPDに光が入射すると光電流が発生し、MOSトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がMOSトランジスタT1のソース及びMOSトランジスタT2のゲートに発生する。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT1のソースに流れ込むため、強い光が入射されるほどMOSトランジスタT1のソース電圧が低くなる。

【0095】このようにして光電流に対して自然対数的に変化した電圧がMOSトランジスタT2のゲートに現れると、パルス信号 $\phi$ Vが与えられてMOSトランジスタT4をONとして、前記光電流を自然対数的に変換した値となる電流が、MOSトランジスタT2、T4を介して出力信号線6に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、MOSトランジスタT4をOFFにする。

#### 【0096】(1-b) 感度のバラツキ検出

各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図14に示す。上記のように、パルス信号 $\phi$ VがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、第1の実施形態（図6）と同様に、まず、信号 $\phi$ Sをハイレベルにして、MOSトランジスタT6をONにすることによって、接続ノードbに定電流源9を接続させる。尚、上述したように、MOSトランジスタT1から定電流源9へ大電流が流れるように、信号 $\phi$ VSSが第3電圧に設定されている。

【0097】このとき、第1の実施形態と同様に、定電流源9を流れる電流に略等しい電流が、MOSトランジスタT1を流れる。よって、このとき接続ノードbに表れる電圧が、定電流源9を流れる電流によって決定されるとともに、各画素のMOSトランジスタT1の閾値のバラツキに応じた電圧となる。このように、MOSトランジスタT1に電流が流れると、MOSトランジスタT4のゲートにパルス信号 $\phi$ Vを与えて出力信号を読み出す。

【0098】このとき、読み出された出力信号は、MOSトランジスタT1の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、次の撮像動作が行えるよう

に、信号 $\phi$ SをローレベルにしてMOSトランジスタT6をOFFにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。

【0099】(2) 光電流を線形的に変換して出力する場合。

10 このとき、第1の実施形態と同様に、信号 $\phi$ VPGを常に第2電圧にして、MOSトランジスタT1を常にOFFの状態にすることにより、MOSトランジスタT2が信号増幅用のトランジスタT1として働く構成となる。又、信号 $\phi$ VSSの電圧は、第4電圧に設定されている。

#### 【0100】(2-a) 撮像動作

まず、第1の実施形態と同様に、信号 $\phi$ Sをローレベルにして、MOSトランジスタT6をOFFの状態にすることにより、定電流源9がMOSトランジスタT2のゲートとフォトダイオードPDのカソードとの接続ノードbに接続されていない状態にする。このとき、フォトダイオードPDに光電流が流れることによって、MOSトランジスタT2のゲート電圧が変化する。即ち、フォトダイオードPDより負の光電荷がMOSトランジスタT2のゲートに与えられ、MOSトランジスタT2のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードPDで発生した負の光電荷がMOSトランジスタT2のゲートに流れ込むため、強い光が入射されるほどMOSトランジスタT2のゲート電圧が低くなる。

30 【0101】このようにして光電流に対して線形的に変化した電圧がMOSトランジスタT2のゲートに現れると、パルス信号 $\phi$ Vが与えられてMOSトランジスタT4をONにする。このとき、前記光電流の積分値を線形的に変換した値となる電流が、MOSトランジスタT2、T4を介して出力信号線6に導出される。このようにして入射光量の積分値に比例した信号（出力電流）を読み出すと、MOSトランジスタT4をOFFにする。

#### 【0102】(2-b) リセット動作

40 各画素のリセットを行うときの、各信号のタイミングチャートを図15に示す。上記のように、パルス信号 $\phi$ VがMOSトランジスタT4のゲートに与えられて、出力信号が読み出されると、まず、信号 $\phi$ Sをハイレベルにして、MOSトランジスタT6をONにする。このようにMOSトランジスタT6がONになると、第1の実施形態と同様に、MOSトランジスタT2のゲートに第4電圧が与えられ、MOSトランジスタT2のゲート電圧がリセットされる。そして、信号 $\phi$ Sを再びローレベルにして、MOSトランジスタT6をOFFにする。

50 【0103】次に、MOSトランジスタT4のゲートにパルス信号 $\phi$ Vを与えて出力信号を読み出す。このと

き、出力信号は、MOSトランジスタT2のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。

【0104】尚、本実施形態では上記した第1～第3の実施形態のように、光信号をキャパシタCで一旦積分するというを行わないので、積分時間が不要となり、又、キャパシタCのリセットも不要であるので、その分信号処理の高速化が図れる。又、本実施形態では、第1～第3の実施形態に比し、キャパシタC及びMOSトランジスタT5を省略できる分、構成が更にシンプルになり画素サイズを小さくすることができる。

【0105】以上説明した第1～第4の実施形態において、各画素からの信号読み出しは電荷結合素子(CCD)を用いて行うようにしてもかまわない。この場合、MOSトランジスタT4に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、CCDへの電荷読み出しを行えばよい。

【0106】尚、第1～第4の実施形態において、線形変換動作を行う際、接続ノードbのリセットをスイッチSW又は第6MOSトランジスタT6をONして、信号φVSSの第4電圧を与えることによって行っているが、第1MOSトランジスタT1をONして接続ノードbのリセットを行っても良い。このとき、その電圧が、対数変換動作時には第1電圧、線形変換動作時には第4電圧となる信号φDが、第1MOSトランジスタT1のドレインに与えられる。又、このとき、後段での信号読み出しに支障がないように、後段の設計を最適化して、リセット期間と対数出力動作期間とで、接続ノードaの電位が所定の電圧範囲内に入るようにしておけば、信号φDの値は固定値であっても良い。

【0107】又、以上説明した第1、第2及び第4の実施形態は、画素内の能動素子であるMOSトランジスタT1～T6を全てNチャネルのMOSトランジスタで構成しているが、これらのMOSトランジスタT1～T6を全てPチャネルのMOSトランジスタで構成してもよい。又、第3の実施形態において、画素内のNチャネルのMOSトランジスタをPチャネルのMOSトランジスタに、PチャネルのMOSトランジスタをNチャネルのMOSトランジスタに変えて構成しても構わない。

【0108】図18～図21には、上記第1～第4の実施形態の画素のMOSトランジスタを逆極性のMOSトランジスタで構成した例である第5～第8の実施形態を示している。そのため図18～図21では接続の極性や印加電圧の極性が逆になっている。例えば、図18（第

5の実施形態）において、フォトダイオードPDはカソードに直流電圧VPSに接続され、アノードが第1MOSトランジスタT1のソースと第2MOSトランジスタのゲートに接続されている。第1MOSトランジスタT1のドレインは直流電圧VPDが入力される。

【0109】ところで、図18のような画素が対数変換を行うとき、直流電圧VPSの電圧と直流電圧VPDは、 $VPS > VPD$  となっており、図6（第1の実施形態）と逆である。また、キャパシタCの出力電圧は初期値が高い電圧で、積分によって降下する。また、第3MOSトランジスタT3、第4MOSトランジスタT4及び第6MOSトランジスタT6をONさせるときには、低い電圧をゲートに印加する。更に、図20の実施形態（第7の実施形態）において、第3MOSトランジスタT3をONさせるときには高い電圧をゲートに印加する。以上の通り、逆極性のMOSトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図18～図21については図面で示すのみで、その構成や動作についての説明は省略する。

【0110】第5～第8の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図16に示している。図16については、図1と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。以下、図16の構成について簡単に説明する。列方向に配列された出力信号線6-1、6-2、・・・、6-mに対してPチャネルのMOSトランジスタQ1とPチャネルのMOSトランジスタQ2が接続されている。MOSトランジスタQ1のゲートは直流電圧線1に接続され、ドレインは出力信号線6-1に接続され、ソースは直流電圧VPS'のライン12に接続されている。一方、MOSトランジスタQ2のドレインは出力信号線6-1に接続され、ソースは最終的な信号線10に接続され、ゲートは水平走査回路3に接続されている。ここで、MOSトランジスタQ1は画素内のPチャネルのMOSトランジスタTaと共に図17(a)に示すような増幅回路を構成している。尚、MOSトランジスタTaは、第5～第7の実施形態では第5MOSトランジスタT5に相当し、又、第8の実施形態では第2MOSトランジスタT2に相当する。

【0111】この場合、MOSトランジスタQ1はMOSトランジスタTaの負荷抵抗又は定電流源となっている。従って、このトランジスタQ1のソースに接続される直流電圧VPS'と、MOSトランジスタTaのドレインに接続される直流電圧VPD'との関係は、 $VPD' < VPS'$  であり、直流電圧VPD'は例えばグランド電圧（接地）である。トランジスタQ1のドレインはトランジスタTaに接続され、ゲートには直流電圧が印加されている。PチャネルのMOSトランジスタQ2は水平走査回路3によって制御され、増幅回路の出力を最終的な信号

線10へ導出する。第5～第8の実施形態のように、画素内に設けられた第4MOSトランジスタT4を考慮すると、図17(a)の回路は図17(b)のように表わされる。

#### 【0112】

【発明の効果】以上説明したように、本発明の固体撮像装置によれば、フォトダイオードなどの感光素子で発生した電気信号を対数変換して出力するか、線形的に変換して出力するかを自由に選択できる。従って、例えば、輝度範囲の広い被写体の撮像には対数変換に切り換えて使用し、低輝度の被写体や輝度範囲の狭い被写体の撮像には、線形変換に切り換えて使用するという使い分けができる。そして、そのことによって、低輝度から高輝度までの幅広い被写体を高精度に撮像できる。

【0113】又、本発明の固体撮像装置によれば、いずれの出力状態を選択したときも、各画素の感度バラツキが検出でき、高品位な撮像を行うことができる。能動素子をMOSトランジスタで構成することにより高集積化が容易となり、周辺の処理回路(A/Dコンバータ、デジタル・システム・プロセッサ、メモリ)等とともにワ

#### 【図面の簡単な説明】

【図1】本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。

【図2】図1の一部の回路図。

【図3】本発明の第1の実施形態の1画素の構成を示す回路図。

【図4】第1の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図5】第1の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図6】本発明の第1の実施形態の1画素の構成を示す回路図。


【図7】本発明の第2の実施形態の1画素の構成を示す回路図。

【図8】第2の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図9】第2の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図10】本発明の第3の実施形態の1画素の構成を示す回路図。

【図4】



【図11】第3の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図12】第3の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図13】本発明の第4の実施形態の1画素の構成を示す回路図。

【図14】第4の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図15】第4の実施形態で使用する画素の各素子に与える信号のタイミングチャート。

【図16】画素内の能動素子をPチャネルのMOSトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。

【図17】図16の一部の回路図。

【図18】本発明の第5の実施形態の1画素の構成を示す回路図。

【図19】本発明の第6の実施形態の1画素の構成を示す回路図。

【図20】本発明の第7の実施形態の1画素の構成を示す回路図。

【図21】本発明の第8の実施形態の1画素の構成を示す回路図。

【図22】従来例の1画素の構成を示す回路図。

#### 【符号の説明】

G11～Gmn 画素

2 垂直走査回路

3 水平走査回路

4-1～4-n 行選択線

6-1～6-m 出力信号線

7-1～7-n ライン

8-1～8-m 電流供給線

9-1～9-m 定電流源

10 信号線

11 直流電圧線

12 ライン


PD フォトダイオード

T1～T6 第1～第6MOSトランジスタ

C キャパシタ


SW スイッチ

【図5】







【図1】




【図2】




【図8】




【図3】




【図6】




【図9】




【図11】




【図7】




【図10】




【図12】




【図13】




【図14】




【図15】




【図22】




【図16】




【図18】




【図17】



【図19】



【図20】



[illegible]

F ター ム(参考)	4M118	AA02	AA06	AB01	BA14	CA03
		DD09	DD11	DD12	FA06	FA50
	5C024	AX01	CX27	CX43	CY16	EX03
		GX03	GY38	GY39	GZ02	HX17
		HX35	HX40	HX41	HX50	

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**